⑲ 日本国特許庁(JP)

⑪特許出願公開

[®] 公開特許公報(A)

昭61-226949

@Int Cl.1

識別記号

庁内整理番号 7514-5F

砂公開 昭和61年(1986)10月8日

H 01 L 27/04

審査請求 未請求 発明の数 2 (全6頁)

の発明の名称

半導体装置及びその製造方法

創特 頤 昭60-67031

29出 願 昭60(1985)3月30日

砂発 明者 田 雄 願 人 ②出

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

株式会社東芝 川崎市幸区堀川町72番地

②代 理 人 弁理士 鈴江 武彦 外2名

1. 発明の名称

半導体験置及びその製造方法

- 2.特許請求の範囲
- (1) フィールド酸化設上に設けられた、入力保 護回路を構成する導電層上に外部信号の入力端子 との初段のコンタクト部が存在する半導体装置に おいて、前記フィールド酸化膜と導電層との間に 保護膜を設け、少なくとも導電層と入力端子との 初段のコンタクト部の下方に前記保護膜が存在す るようにしたことを特徴とする半導体装置。
- (2) 保護膜が多結晶シリコン膜であることを特 做とする特許額求の範囲第1項記載の半点体勢
- (3) 導電層と保護機となる多結晶シリコン膜と が等電位となるように接続されたことを特徴とす る特許請求の範囲第2項記載の半導体装置。
- (4) 半導体基板要簡にフィールド酸化膜を形成 する工程と、任意の酸化膜をエッチングする工程 より以前に前記フィールド酸化膜上に保護膜を形

成する工程と、減保護膜の上部に入力保護回路を 構成する導電層を形成する工程と、金面に層間絶 緑膜を堆積した後、前配導電層上部で、かつ保護 膜の上方の部分を選択的にエッチングしてコンタ クトホールを開孔する工程と、全面に配線材料を 堆積した後、前記導体層を入力端子に接続する配 段を形成する工程とを具備したことを特徴とする 半導体装置の製造方法。

3. 発明の詳細な説明

(発明の技術分野)

本発明は半導体装置及びその製造方法に関し、 特に入力保護回路の改良に係る。

(発明の技術的背景)

従来の入力保護回路の一例を第3回に示す。第 3 図に示す如く、入力ピンは多結晶シリコンから なる抵抗配線」に接続され、次にアルミフィール ドトランジスタ2のゲート及びドレインに接続さ れ、更に内部回路に接続される。

このような入力保護回路の具体的な構造は第4 図に示すようなものである。 あ4層において、P

--275--

Control of the control

型シリコン基板11の要面にはフィールド酸化膜 12が形成されている。フィールド酸化膜12に 囲まれた素子領域にはN+型ソース、ドレイン領域13、14が形成されている。

また、一部のフィールド酸化膜 1 2 の上部には 多結晶シリコンからなり、入力保護回路を構成す る抵抗配線 1 5 が形成されている。

また、全面には時間絶縁膜 1 6が維積されており、所定位置にコンタクトホールが開孔されている。この層間絶縁膜 1 6 上には入力ピンと抵抗配線 1 5 とを接続する A 2 配線 1 7、抵抗配線 1 5 とアルミフィールドトランジスタのドレイの関 2 とを接続し、ゲート電極となり、更にの内域 1 8 及びソース 領域 1 8 及びソース 電極と接続の一部 1 1 1 とを接続し、更にアース 電極に接続される A 2 配線 1 9 が形成されている。

上記入力保護回路において、入力ピンからマイナス電圧が印加された場合には、ドレイン領域 14- 据板 1 1 間の N + P接合が順バイアスされるため、電子は基板 1 1 中でホールと再結合した

3

限とPN接合の直列構造と考えられ、第5図で示される。なお、酸化腺の腱厚は第4図中Tで示すフィールド酸化腺の膜厚となる。

第5 図に示す等価回路について、入力ピンにプラス電圧又はマイナス電圧を印加した場合にフィールド酸化膜により形成されるコンデンサに印加される電圧をみつもると以下にようになる。なお、フィールド酸化酸12の容量をC₁、基板11-ソース領域13間の接合容量をC₂とする。

まず、入力ピンにマイナス電圧が印加された場合には、PN+ 接合は遊パイアスとなり、空乏層がのびて容量 C2 は小さくなる。

一方、入力ピンにプラス電圧が印加された場合には、PN+ 接合は順バイアスとなり、容量C2が大きくなる。この場合、入力ピンに印加される電圧をVAとしてフィールド酸化限12を構成要素とするコンデンサC1にかかる電圧Vaを計算すると、

り、アース電極へ流れ出したりして消失する。

一方、入力ピンからプラス電圧が印加された場合には、トランジスタ2がオン状態となり、ホールがトランジスタを通してアース電極へ変れてしまう。

上述したような従来の入力保護回路では、アルミフィールドトランジスタ2のチャネル幅を広くしたり、N+ 拡散層の接合深さを深くする等の対策により、入力保護附圧をかなりの程度まで向上させることが可能である。

(背景技術の問題点)

しかし、上述したように従来の入力保護回路のトランジスタ部分を改良した場合、最終的的に破壊が発生するのは、抵抗配線15と基板111とのの領域(第4図中又で要示)であることが判明した。この原因を調べると、電流がフィールに対明した。これを更には一つのであることがわかった。全は一つに、詳細には後のであるために、又の部分を全む等価回路に、単純には後化

4

$$V_{\bullet} = V_{A} \times \frac{C_{2}}{C_{1} + C_{2}} = V_{A} \times \frac{1}{\frac{C_{1}}{C_{2}} + 1} \cdots \odot$$

となる。この①式から明らかなように、容量C2
が小さい場合、すなわち入力ピンにマイナス電圧が印かされている場合には、フィールド酸化にない。ところが、入力ピンにプラス電圧が即即12になるとC2が大きくなり、フィールド酸化脱12には大きな電圧がかかって問題が生じるには、つまり、入力ピンにプラス電圧を印加したなっつまり、入力ピンにプラス電圧を印加して、入力保護耐圧を評価すると、抵抗配線15とが説明できる。

また、フィールド酸化膜を選択酸化法により形成した場合、いわゆるパーズピークが発生するため、素子の数額化に対して障害となる。そこで、数額化を進めるためには、パーズピークを抑えるためにフィールド酸化膜の膜厚を薄くする必要がある。しかも、フィールド酸化膜は基板表面に形成された例えばゲート酸化膜をエッチングする際

に同時にエッチングされるため、その膜厚はますます様くなる。この結果、フィールド酸化酸 1 2 の X 領域で電界強度が大きくなり、 X 領域での 破 数が発生 し易くなるため、入力保護回路部の耐圧が劣化する。

(発明の目的)

本発明は上記事情を考慮してなされたものであり、入力保護回路の耐圧を向上させた半導体装置及びそのような半導体装置を簡便に製造し得る方法を提供しようとするものである。

(発明の概要)

本額第1の発明の半導体数置は、フィールド除 化膜と導電層との間に保護膜を設け、少なくとも 入力保護回路を構成する導電層と入力組子との初 股のコンタクト部の下方に前記保護膜が存在する ようにしたことを特徴とするものである。

また、本願部2の発明の半導体装置の製造方法は、半導体基板設面にフィールド酸化膜を形成する工程と、任意の酸化膜をエッチングする工程より以前に前記フィールド酸化膜上に保護膜を形成

7

て説明する。

次いで、レジストパターン24をマスククとる。 類出したシリコンを化膜23をエッチンとはる、 で、カーンのでは、カーンのでは、カーンのでは、カーンのででは、カーンのでは、カーンのでは、カーののでは、カーののでは、大きないのでは、大きないのでは、大きないが、カーのでは、大きないが、カーのでは、大きないが、カーのでは、大きないが、カーのでは、大きないが、カーのでは、カーのでは、大きないが、カーのでは、カ する工程と、該保護膜の上部に入力保護 同路を機 成する専電層を形成する工程と、全面に 層間絶線 膜を堆積した後、前記導電層上部で、かつ保護膜 の上方の部分を選択的にエッチングしてコンタク トホールを開孔する工程と、全面に配線 材料を堆 積した後、前記導体層を入力端子に接続する配線 を形成する工程とにより本顯第1の発明の半導体 装置を製造するものである。

こうした本願発明によれば、フィールド酸化膜上に設けられた保障機によりフィールド酸化膜の 膜厚が減少するのを防止することができ、入力保 鍵回路を構成する導電層と入力編子との初段のコ ンタクト部の下部のフィールド酸化膜の耐圧を向 上することができるので、入力保護回路全体の耐 圧を向上することができる。

(発明の実施例)

以下、本発明の実施例を第1 図(a) ~ (d) 及び 第2 図を移照し、製造方法を併記して説明する。 なお、図示しないが、内部回路として例えばダイナミック R A M のメモリセルを形成するものとし

8

よの第1 層多結晶シリコン膜を堆積した後、不納物を拡散して低抵抗化する。つづいて、第1 層多結晶シリコン膜をパターニングしてフィールド酸化膜 2 5 上に多結晶シリコン酸パターン(保護限)27を形成する(同図(b) 図示)。

次ので、全面にキャパシので、りからでは、 をでは、からででは、 のででは、 のででは、 のででは、 のででは、 のでででは、 のでででは、 のででできます。 のでででは、 のでででは、 のでででは、 のでででは、 のでででは、 のでででは、 のでででは、 のででは、 のでは、 のででは、 のでは、 のででは、 のでは、 ので

特開昭61-226949 (4)

除去した後、基板21の所定領域を覆う図示しないレジストバターンを形成し、このレジストバターン、ゲート電極及びフィールド酸化膜25をマスクとしてヒ素をイオン柱入する。つづいて、レジストパターンを除去した後、900℃でアールしてアルミフィールドトランジスタのN^型ソース、ドレイン領域30、31を形成する(同図(c) 図示)。

次いで、全面に層間絶縁膜となる CVD 般化膜 3 2 を単種する。つづいて、CVD 酸化膜 3 2 及び CVD 酸化膜 2 8 の所定部分を選択的にこの所定部の分を選択する。この所定を開孔する。このの方とのの方になり、1 が 1 を 1 が 1 が 2 が 2 が 2 が 2 が 3 1 とを 接続 2 9 と 7 が 2 が 3 1 とを 接続 1 トランジスタのドレイン 領域 3 1 とを接続し、

1 1

なお、上記実施例では、フィールド酸化膜上に 形成する保護膜を多結晶シリコン膜パターンとし たが、例えばCVD酸化膜等の絶縁膜としてもよ い。また、上記実施例では保護膜となる多結晶シ リコン膜パターン上にCVD酸化膜を形成し、そ の上に抵抗配線を形成したが、多結晶シリコン膜 パターン上に直接抵抗配線を形成してもよい。

更に、よ記実施例では入力ピンからの配線の初 段のコンタクトを多結晶シリコン膜パターン及び 抵抗配線の両者でとったが、多結晶シリコン膜パ ターンはフローティング状態としてもよい。

(発明の効果)

以上詳述した如く本発明によれば、入力保護国路の耐圧を向上させた半導体装置及びそのような半導体装置を簡便に製造し得る方法を提供できるものである。

4. 図面の簡単な説明

第1図(a)~(d) は本発明の実施例における入力保護回路を得るために製造工程を示す断面図、第2図は同入力保護回路の一部の等価回路図、第

ゲート電極となり、更に内部回路と按統されるA 2 配線 3 4 及びソース領域 3 0 と落板の一部2 1 ′ とを接続し、更にアース電極に接続されるA 2 配線 3 5 を形成する。以上のようにして入力保護回路が形成される(同図(d) 図示)。

なお、このようにして形成された入力保護回路 において、抵抗配線29と拡板21との間の領域 を含む等価回路は第2回に示すようなものである。

しかして本願発明によれば、第2図(b)の工程で多結品シリコン膜パターン27を設けるるにはより、第1の無酸化膜26等の任意の酸とを要けてある。これである。これである。これである。これである。これである。これである。これである。したができる。したができる。したができる。は厚いの質素を小さないでき、破壊現象を防止して入力保護耐圧を向上することができる。

12

3 図は入力保護回路の回路図、第 4 図は従来の入力保護回路の断面図、第 5 図は同入力保護回路の 一部の等価回路図である。

2 1 … P型シリコン基板、2 2 … バッファ酸化 酸、2 3 … シリコン窒化膜、2 4 … レジストバ ターン、2 5 … フィールド酸化膜、2 8 … 第 1 の 熱験化膜、2 7 … 多結晶シリコン膜バターン(保 譲順)、2 8 … C V D 酸化膜、2 9 … 抵抗電線、 3 0、3 1 … N + 烈ソース、ドレイン領域、3 2 … C V D 酸化膜、3 3、3 4、3 5 … A 2 配 線。

出顧人代理人 弁理士 鈴狂 武彦

--278--





